تصور کنید باید هدف و عملکرد یک پردازنده را فقط با نگاه کردن به هندسه و خطوط ریز روی سطح آن بفهمید؛ این یکی از دشوارترین ماموریت‌های مهندسی سخت‌افزار است. در ۶ اوت ۲۰۲۶، شرکت Jane Street چالشی عمومی را آغاز کرد که از شرکت‌کنندگان می‌خواهد دقیقاً همین کار را انجام دهند: مهندسی معکوس یک مدار مجتمع کاربردی‌ویژه (ASIC) — شبیه به بازسازی یک نقشه شهر پیچیده در حالی که فقط عکس هوایی تاریک آن را در اختیار دارید — با شروع از آخرین ماسک تولیدی.
اکثر تراشه‌های مدرن با کدنویسی آغاز می‌شوند. یک طراح سخت‌افزار، مدار را با زبانی مثل Verilog توصیف می‌کند که یک زبان توصیف سخت‌افزار است. سپس این کد به یک لیست اتصالات (Netlist) تبدیل می‌شود که متشکل از گیت‌های منطقی پایه مثل NANDها، NORها، XORها و فلیپ-فلاپ‌ها است.
در ادامه، ابزارهای اتوماسیون طراحی الکترونیکی (EDA) وظیفه جای‌گذاری و مسیریابی را بر عهده می‌گیرند. این ابزارها یک مکان فیزیکی برای هر گیت روی لایه سیلیکونی (Die) تعیین کرده و سیم‌های فلزی را برای اتصال آن‌ها در چندین لایه مسیریابی متوالی رسم می‌کنند که توسط وی‌ها (Vias) به هم متصل شده‌اند.
این فرآیند در نهایت به یک فایل GDS ختم می‌شود؛ توصیفی هندسی از تمام چندضلعی‌های هر لایه تراشه. این فایل همه چیز را، از ترانزیستورهایی که منطق را فراهم می‌کنند تا لایه‌های فلزی رویی، پوشش می‌دهد. یک کارخانه تولید تراشه (Foundry) مثل Intel یا TSMC از این فایل GDS برای ساخت سیلیکون واقعی استفاده می‌کند. برای کسی که کد منبع اصلی را ندارد، فایل GDS چیزی نیست جز دریایی وسیع و بدون برچسب از ترانزیستورها و سیم‌های فلزی.
به نقل از وب‌لاگ Jane Street، این معما ماسک نهایی شامل تمام لایه‌های فلزی، مسیرها و ترانزیستورهای فعال را به همراه نمونه‌هایی از ورودی‌ها و خروجی‌ها در اختیار کاربران قرار می‌دهد. برای پیروزی در این چالش، شرکت‌کنندگان باید یک مسیر سه‌مرحله‌ای سخت‌گیرانه را طی کنند:
- بازیابی لیست اتصالات (Netlist Recovery): استخراج اتصالات منطقی (گیت‌های NAND، NOR، XOR و فلیپ-فلاپ‌ها) از لایه‌های هندسی خام.
- تحلیل عملکردی (Functional Analysis): تشخیص هدف واقعی مدار بازیابی‌شده از طریق تحلیل ساختار و ورودی/خروجی‌های نمونه.
- استخراج پاسخ (Solution Extraction): استفاده از نسخه شبیه‌سازی‌شده تراشه برای یافتن رشته متنی خاصی که سیگنال خروجی [success] را فعال کند.
بر اساس مستندات این چالش، Jane Street چند راهنمایی فنی ارائه کرده است. نحوه چیدمان فیزیکی مدار به گونه‌ای است که سرنخ‌هایی درباره عملکردش می‌دهد؛ به این معنا که خودِ لای‌اوت (Layout) یک نشانه است. همچنین هشدار داده شده که یک بخش خاص از طراحی، خروجی تولید می‌کند اما روی سیگنال [success] تأثیری ندارد و می‌توان در مراحل اولیه مهندسی معکوس آن را کاملاً نادیده گرفت.
برای حل این معما، کاربران باید به موارد زیر توجه کنند:
- شبیه‌سازی: کاربران باید راهی برای شبیه‌سازی مدار زیربنایی پیدا کنند تا بتوانند پاسخ‌های خود را تست کنند.
- منطق سیگنال: پاسخ زمانی صحیح است که سیگنال خروجی [success] به وضعیت «یک» یا High برود.
- بازنشانی (Reset): شرکت‌کنندگان باید به خاطر داشته باشند که قبل از هر تلاش برای ورود داده، سیگنال [rst_n] را تغییر وضعیت دهند (Toggle کنند).
- ایستره‌ها (Easter Eggs): این شرکت چندین «ایستره یا تخمک‌هنره» سرگرم‌کننده را در داخل مدار و مخزن کد (Repository) پنهان کرده است که شامل بخش‌هایی است که برای حل معمای اصلی مورد نیاز نیستند.
همان‌طور که در بحث‌های گذشته ما درباره امنیت مدل‌های بازمتن اشاره کردیم، توانایی تحلیل ساختارهای پنهان، مرز بین یک کاربر عادی و یک متخصص است. در اینجا نیز مهندسان باید ابزارهایی برای تحلیل مدار بسازند. برای کاهش سطح دشواری، شرکت یک مثال «گرم‌کردن» (Warm-up) شامل یک جمع‌کننده باینری ساده ارائه داده است. این مثال شامل کد Verilog اصلی، لیست اتصالات در سطح گیت و فایل GDS نهایی است تا کاربران بتوانند ابزارهای مهندسی معکوس خود را آزمایش کنند. این رقابت استفاده از ابزارهای متن‌باز مثل KLayout یا Magic VLSI و یک کیت طراحی فرآیند (PDK) متن‌باز را توصیه می‌کند.
در مورد استفاده از هوش مصنوعی، Jane Street صراحتاً ورود مستقیم فایل‌های معما به ابزارهای AI برای حل واقعی مسئله یا استفاده از AI برای تولید گزارش‌های توصیفی (Writeups) را ممنوع کرده است. با این حال، استفاده از هوش مصنوعی زاینده (Generative AI) برای نوشتن اسکریپت‌های کمکی یا کدهایی که برای حل مسئله لازم است و همچنین برای کار بر روی معمای گرم‌کردنی مجاز است. این محدودیت تضمین می‌کند که پاسخ نهایی بازتابی از مهارت تحلیلی انسان باشد، نه نتیجه شناسایی الگو توسط مدل‌های زبانی بزرگ (LLM).
مهلت ارسال پاسخ‌ها تا ۴ سپتامبر ۲۰۲۶ است. شرکت‌کنندگان می‌توانند با دوستان خود همکاری کنند، اما باید از انتشار اسپویلرها یا گزارش‌های کامل در فضای آنلاین تا تاریخ بسته شدن مهلت خودداری کنند. اگر پاسخی پس از تاریخ ضرب‌الاجل در یک وب‌لاگ شخصی یا مخزن کد منتشر شود، Jane Street ممکن است لینک آن را در پست پیگیری خود قرار دهد.
این چالش در واقع یک فیلتر استعدادی برای تیم سخت‌افزار این شرکت است که FPGAها و ASICهای با تأخیر بسیار کم (Ultra-low-latency) برای معاملات جهانی طراحی می‌کند. آن‌ها با بازی‌وار کردن مسئله «دریای گیت‌ها»، مهندسانی را شناسایی می‌کنند که می‌توانند فرآیند دشوار عیب‌یابی شکل‌موج‌ها (Waveforms) و گزارش‌های زمان‌بندی (Timing Reports) را مدیریت کنند.
این معما پیش‌درآمدی برای رقابت بزرگ‌تری در اواخر سال ۲۰۲۶ است. در آن رویداد آتی، شرکت‌کنندگان به‌جای مهندسی معکوس یک تراشه، به چالش کشیده می‌شوند تا تراشه خودشان را طراحی کنند. جذاب‌ترین و جالب‌ترین طرح‌های ارسالی واقعاً در قالب سیلیکون فیزیکی ساخته خواهند شد تا طراحان بتوانند کار خود را در دنیای واقعی تست کنند.
گام بعدی شما
- بررسی کتابخانه‌های طراحی سخت‌افزار Hardcaml برای درک بهتر رویکرد متن‌باز این شرکت مبتنی بر زبان OCaml برای سنتز سخت‌افزار.
- آزمایش ابزارهای متن‌باز KLayout روی فایل‌های گرم‌کردنی که توسط شرکت ارائه شده است.
- بررسی فرصت‌های شغلی، دوره‌های کارآموزی سخت‌افزار یا برنامه‌های بورسیه تحصیلات تکمیلی این شرکت برای کسانی که به دنبال درگیری عمیق‌تر در این حوزه هستند.
- دنبال کردن نتایج این رقابت برای یادگیری تکنیک‌های بازیابی نت‌لیست از لایه‌های فیزیکی.
اما داستان سخت‌افزاری این تحول حتی شگفت‌انگیزتر است؛ اثر این رویکرد بر طراحی تراشه‌های معاملاتی را در تحلیل‌های آینده بررسی خواهیم کرد.
گفتگو