استنتاج در حد زیر-میکروثانیه و یادگیری آنی روی تراشه دیگر یک هدف تئوریک نیستند؛ این قابلیت اکنون با پیادهسازی شبکههای کولموگروف-آرنولد (Kolmogorov-Arnold Networks یا KANs) روی FPGA به واقعیت تبدیل شده است.
بر اساس تحلیل فنی منتشر شده در ۹ ژوئن ۲۰۲۶ توسط آروش گوپتا (Aarush Gupta)، نگاشت فعالسازهای KAN به جداول جستجو (Lookup Tables یا LUTs) سختافزاری، منجر به افزایش سرعت ۲۷۰۰ برابری نسبت به پیادهسازیهای پیشین KAN-FPGA شده است.
در حالی که GPUها در پردازشهای حجیم پیشرو هستند، سربار دستورات و الگوهای دسترسی به حافظه، آنها را برای کاربردهایی با تأخیر در مقیاس نانوثانیه ناکارآمد میکند. همانطور که در بررسیهای پیشین ما دربارهی چالشهای سختافزارهای استنتاج اشاره کردیم، FPGAها با تبدیل شبکههای عصبی به منطق دیجیتال مستقیم (به جای دستورات متوالی)، راهکاری حیاتی برای حوزههایی مانند کنترل کوانتومی و گداخت هستهای ارائه میدهند.
معماری پیشنهادی که تحت نام KANELÉ در سمپوزیوم ۲۰۲۶ ACM/SIGDA معرفی شد، وزنهای استاندارد MLP را با توابع تکمتغیره یادگیرانه جایگزین میکند. این توابع به رشتههای بیتی نقطهثابت تبدیل شده و در LUTها ذخیره میشوند تا از گسترش تصاعدی منابع سختافزاری که معمولاً در جداول جستجوی چندمتغیره دیده میشود، جلوگیری کنند.
طبق جزئیات ارائهشده در یک مقاله ۲۰۲۶ در ICML، این سیستم برای آموزش در لحظه (Real-time training) از خاصیت محلی بودن B-spline بهره میبرد. از آنجایی که برای هر ورودی تنها زیرمجموعه کوچکی از توابع پایه فعال هستند، منطق سختافزاری مورد نیاز برای پاسهای رفت و برگشتی، مستقل از اندازه کل شبکه (Grid size) مقیاسپذیر است.
این محدودیت ریاضی تضمین میکند که فعالسازها و گرادینتها در محدودههای قابلپیشبینی باقی بمانند. ثبات مذکور به FPGA اجازه میدهد تا بهروزرسانیهای گرادینت را برای مدلهایی با بیش از ۱۰۰,۰۰۰ پارامتر با تأخیری کمتر از یک میکروثانیه اجرا کند.
این توسعه فرضیه قدیمی را که KANها صرفاً جایگزینهای نرمافزاری برای MLPها هستند، به کلی تغییر میدهد. با تبدیل KANها به یک ابزار بومی سختافزاری، اکنون میتوان به یادگیری مبتنی بر گرادینت در مقیاس زمانی دست یافت که پیشتر برای منطق دیجیتال غیرممکن تصور میشد.
گام بعدی شما
- مهندسان سختافزار باید پتانسیل جایگزینی کنترلرهای سنتی با هستههای IP مبتنی بر KAN در سیستمهای صنعتی با فرکانس بالا را رصد کنند.
- بررسی مستندات KANELÉ برای پیادهسازی مدلهای استدلالی در لبه (Edge) توصیه میشود.
- تحلیل اثر این معماری بر کاهش مصرف انرژی در استنتاجهای فوق-سریع را دنبال کنید.
اما اثرات این تحول بر معماری تراشههای نسل بعد حتی پیچیدهتر است؛ به تحلیل ما دربارهی بهینهسازیهای حافظه در Blackwell مراجعه کنید.
گفتگو