تصور کنید تمام قدرت پردازشی یک مرکز داده کوچک در ابعاد یک تکه ناخن جمع شود. اگر امروز با هزینه‌های سرسام‌آور برق در مراکز داده دست‌وپنجه نرم می‌کنید، فناوری جدید IBM می‌تواند معادله‌ی توان مصرفی در مقابل عملکرد را به‌کل تغییر دهد. تقریباً ۱۰۰ میلیارد ترانزیستور را می‌توان اکنون روی یک تکه سیلیکون به اندازه ناخن جای داد؛ جهشی که تهدید می‌کند رقابت برای تراشه‌های زیر نانومتر را پیش از آنکه رقبا حتی برسند، به پایان برساند.
طبق اعلام رسمی شرکت IBM در ۲۵ ژوئن ۲۰۲۶، این شرکت موفق شد این قابلیت را با استفاده از فناوری جدید ۰.۷ نانومتری (۷ آنگستروم) به نمایش بگذارد. این دستگاه تحقیقاتی پیش از کنفرانس VLSI ۲۰۲۶ معرفی شد. این دستاورد نشان‌دهنده یک جهش عظیم در تراکم است و تعداد ترانزیستورهای تراشه آزمایشی ۲ نانومتری IBM که اولین بار در سال ۲۰۲۱ نمایش داده شد را تقریباً دو برابر کرده است. برای درک این جهش، باید دانست که قدرتمندترین و کوچک‌ترین تراشه‌های فعلی بازار معمولاً در محدوده ۸۰ میلیارد ترانزیستور متوقف می‌شوند.
سال‌هاست که صنعت سخت‌افزار به دنبال کوچک‌تر کردن گره‌هاست تا محاسبات بیشتری را در فضای کمتر جای دهد. در حالی که غول‌هایی مثل TSMC، Intel و Samsung برای دسترسی به گره‌های تک‌رقمی نانومتری در دو سال آینده برنامه‌ریزی کرده‌اند و قصد دارند تا پایان دهه جاری تراشه‌های زیر نانومتر بسازند، IBM مستقیماً به عصر آنگستروم جهش کرده است. این رقابت شدید برای استقلال از زیرساخت‌های موجود، مشابه استراتژی گوگل است که برای پایان دادن به انحصار TSMC سفارش تولید millions تراشه را به سایر foundryها سپرده است. این تغییر شبیه جابه‌جایی از یک شهر پراکنده با خانه‌های تک‌طبقه به شبکه‌ای متراکم از آسمان‌خراشان است؛ شما بدون گسترش مرزهای شهر، فضای زندگی بیشتری به‌دست می‌آورید.
زمینه و بستر مقیاس‌پذیری زیر ۱ نانومتر
مقیاس‌پذیری در این سطح فقط بحث اندازه نیست، بلکه بحث اقتصاد و انرژی است. تراشه‌های کوچک‌تر اجازه می‌دهند ترانزیستورهای بیشتری در یک مساحت مشخص قرار بگیرند و در عین حال برق کمتری مصرف کنند. این موضوع به‌طور مستقیم به عملکرد بالاتر و هزینه کمتر به ازای هر واحد محاسبات ترجمه می‌شود.
در بازار فعلی، هوش مصنوعی تشنه‌ی تراشه‌های ارزان و کم‌مصرف است. مراکز داده با بحرانی مواجه‌اند که در آن برق و سیستم‌های خنک‌کننده تبدیل به محدودکننده اصلی و تعیین‌کننده شده‌اند. به نقل از هویمینگ بو، معاون تحقیق و توسعه فناوری سیلیکون در IBM: «همه عملکرد بالاتر می‌خواهند، اما هیچ‌کس نمی‌خواهد صورت‌حساب برق را پرداخت کند».
مکانیزم NanoStack
مرکز این موفقیت، معماری NanoStack است. برخلاف طراحی‌های تخت سنتی، NanoStack یک سیستم ترانزیستوری سه‌بعدی مبتنی بر نانوشیت است که به‌صورت عمودی در محور Z مقیاس می‌پذیرد.
بر اساس گزارش سایت zdnet.com، این فناوری از طریق مکانیزم‌های زیر عمل می‌کند:
- اتصال دو ترانزیستور نانوشیت در یک ساختار عمودی واحد.
- چیدمان پله‌ای (Staggering) قطعات CMOS با استفاده از یک فرآیند دی‌الکتریک فوق‌نازک که IBM آن را به عنوان یک نوآوری کلیدی معرفی کرده است.
- بهینه‌سازی هر لایه (Tier) به‌صورت مستقل و برقراری تماس با آن‌ها از دو طرف مقابل.
هر ترانزیستور در ساختار نمایش داده شده از سه نانوشیت با ضخامت کمتر از ۵ نانومتر استفاده می‌کند که تقریباً تنها «۱۵ اتم سیلیکون» عرض دارند و توسط فاصله گذارهای (Spacers) تقریباً ۹ نانومتری از هم جدا شده‌اند.
چون قطعات بالایی و پایینی می‌توانند از مواد کانال، دی‌الکتریک‌ها و فلزات متفاوتی استفاده کنند، NanoStack بیشتر شبیه به یک پلتفرم ترانزیستوری است تا یک ترفند ساده. این انعطاف اجازه می‌دهد IBM این معماری را از طریق چندین نسل در نقشه راه داخلی خود گسترش دهد: ۷ آنگستروم (Å)، ۵ آنگستروم، ۳ آنگستروم و احتمالاً تا ۱ آنگستروم. برای دستیابی به چنین دقتی، استفاده از متریال‌های پیشرفته ضروری است؛ رویکردی که مایکروسافت نیز در طراحی متریال با AI برای افزایش پایداری تراشه‌های خود به کار گرفته است. از آنجایی که هر آنگستروم یک ده-میلیاردوم متر (یا یک دهم نانومتر) است، این سطح از دقت بسیار شدید است.
کمی‌سازی دستاوردها
مقایسه‌های داخلی IBM در برابر گره ۲ نانومتری خود، تغییرات بهره‌وری عظیمی را نشان می‌دهد. این شرکت ادعا می‌کند که تراشه‌های ۰.۷ نانومتری نتایج زیر را ارائه می‌دهند:
- تا ۵۰٪ عملکرد بالاتر در سطح توان یکسان.
- تا ۷۰٪ مصرف برق کمتر برای عملکرد معادل.
- ۴۰٪ بهبود در مقیاس‌پذیری مساحت سلول‌های SRAM (حافظه دسترسی تصادفی استاتیک).
SRAM — مثل یک دفترچه یادداشت سریع که دقیقاً کنار دست آشپز است تا نیازی به رفتن به انبار نباشد — در این معماری بسیار متراکم‌تر شده است. IBM این بهبود تراکم را گامی می‌نامد که «صنعت در بیش از یک دهه اخیر به چشم ندیده است». شتاب‌دهنده‌های AI اغلب با پهنای باند حافظه روی تراشه دست‌وپنجه نرم می‌کنند؛ با نزدیک کردن حافظه به واحدهای محاسباتی، IBM می‌تواند هزینه‌ی جابه‌جایی داده‌ها را در هنگام بارهای کاری آموزش و استنتاج (Inference) به‌شدت کاهش دهد. این کاهش هزینه‌های سخت‌افزاری در لایه استنتاج، می‌تواند مکمل پیشرفت‌های نرم‌افزاری باشد، مشابه آنچه در مدل SubQ برای کاهش هزینه‌های پردازش متون طولانی شاهد بودیم.
در محیط آزمایشگاهی، IBM پیش از این معماری را به‌صورت تجربی اعتبارسنجی کرده است. آن‌ها اینورترهای CMOS کاربردی را با رفتار سوئیچینگ مورد انتظار و مهندسی کانال دوگانه در دستگاه‌های پشته‌شده نمایش داده‌اند. همان‌طور که IBM بیان کرد، این نتایج تأیید می‌کند که فناوری نانواستک به‌صورت فیزیکی قابل ساخت است و از محاسبات واقعی پشتیبانی می‌کند.
مهندسی آینده
برای دستیابی به این هدف، خط تولید تحقیقاتی آلبانی از ابزارهای EUV با عدده گشودگی بالا (High-NA EUV) استفاده می‌کند. IBM برای پیاده‌سازی این ابزارها با شرکت‌های ASML، Lam Research، Tokyo Electron و SCREEN همکاری می‌کند و این ابزارها را «برای آینده‌ی مقیاس‌پذیری منطق ضروری» می‌نامد. آن‌ها همچنین در حال ارزیابی مقاومت‌های اکسید فلزی (Metal-oxide resists) جدید برای الگودهی در گره‌های کلاس آنگستروم هستند.
باید توجه داشت که «۰.۷ نانومتر» و «۷ آنگستروم» نام‌های نسلی گره هستند و طول واقعی گیت یا گام (Pitch) نیستند. IBM ابعاد بحرانی NanoStack — مانند گام گیت و گام گیت‌های متصل — را در برابر یک گره پیش‌بینی شده کلاس ۱ نانومتری بنچ‌مارک کرد و سپس با عمودی شدن، مقیاس‌پذیری را به جلو راند.
جِی گامبتا، مدیر تحقیقات IBM و IBM Fellow، در یک نشست خبری تأکید کرد: «ما فقط ترانزیستورها را کوچک‌تر نمی‌کنیم، بلکه روش ساخت تراشه‌ها را برای دستیابی به توان و بهره‌وری انرژی به‌طور چشمگیر بیشتر، بازطراحی می‌کنیم». هویمینگ بو نیز NanoStack را پارادایمی جدید می‌داند که دست‌کم «یک دهه دیگر» پیشرفت در منطق دیجیتال را تضمین می‌کند.
از آزمایشگاه تا مرکز داده
هرچند این تراشه ۰.۷ نانومتری فعلاً یک پروژه تحقیقاتی است، اما به‌عنوان یک فناوری منطق عمومی (Generic Logic) طراحی شده است. این یک ساختار با هدف خاص نیست، بلکه قرار است زیربنای CPUها، GPUها، SoCهای موبایلی و آرایه‌های SRAM باشد.
با این حال، انتقال به تولید انبوه به‌ندرت فوری است. از نظر تاریخی، معرفی هر ماده‌ی واقعاً جدید در CMOS با حجم بالا، بیش از یک دهه زمان برده است. IBM استدلال می‌کند که معماری بخش‌بندی‌شده‌ی NanoStack می‌تواند این اصطکاک را کاهش دهد، و محققان دانشگاهی همین حالا برای بررسی مواد جدید در این طراحی به IBM مراجعه می‌کنند.
در حال حاضر IBM با شریک تولیدی ژاپنی، شرکت Rapidus، همکاری می‌کند تا فرآیند ۲ نانومتری مبتنی بر نانوشیت را به تولید صنعتی برساند. هدف این است که NanoStack جایگزین نانوشیت شود و به عنوان معماری پیشرو در گره‌های زیر ۱ نانومتر عمل کند. با تکیه بر تاریخچه‌ی انتقال مالکیت معنوی به foundryهای تجاری، IBM مسیری را برای استفاده تولیدی از NanoStack «در سریع‌ترین حالت طی ۵ سال آینده» می‌بیند.
گام بعدی شما
- اگر در حوزه سخت‌افزار هستید، روند تحول از نانومتر به آنگستروم و نقش ابزارهای High-NA EUV را دنبال کنید.
- تحلیل‌های مربوط به کاهش هزینه‌ی استنتاج در لبه (Edge) را با توجه به تراکم SRAM جدید بازبینی کنید.
اما تأثیر این تراکم بر معماری حافظه‌های HBM حتی پیچیده‌تر است — به تحلیل ما درباره‌ی گلوگاه‌های حافظه در مدل‌های زبانی مراجعه کنید.
گفتگو