تصور کنید یک هسته پردازشی بتواند بهطور همزمان به دو زبان کاملاً متفاوت صحبت کند. IBM با ادغام مجموعه دستورالعملها (ISA) — که در واقع دستورالعملهای پایه برای ارتباط نرمافزار با سختافزار است — در نسل جدید معماری z/Architecture، این رویای مهندسی را به واقعیت تبدیل کرد. این اقدام به مشتریان مینفریم اجازه میدهد تا نرمافزارهای بومی Arm را در کنار بارهای کاری سنتی و حیاتی (Mission-Critical) اجرا کنند. این دستاورد در واقع تکامل همان رویکردی است که در معرفی پردازنده ۲ نانومتری IBM برای آوردن اکوسیستم Arm به مینفریمها به آن اشاره کرده بودیم.
این تغییر ساختاری در حالی رخ میدهد که غولهای ابری (Hyperscalers) بهشدت در حال گسترش پردازندههای Arm در مراکز داده خود هستند. این موضوع باعث ایجاد اکوسیستم نرمافزاری عظیمی شده که پیش از این با سیلوهای دادهای امن در مینفریمها فاصله داشت. IBM با این استراتژی میخواهد اصطکاک انتقال نرمافزارهای شخص ثالث به پلتفرم مینفریم را بهطور کامل از بین ببرد.
همانطور که در تحلیلهای قبلی ما دربارهی استراتژیهای سختافزاری شرکتهای بزرگ اشاره کردیم، حرکت به سمت استانداردهای باز برای بقای پلتفرمهای بسته ضروری است.
مکانیسم دو-ISA
طبق اعلام کریستین زولین (رهبر تیم طراحی هسته) و کریستین جاکوبی (مدیر فناوری توسعه سیستمها) در مصاحبهای در کنفرانس Hot Chips ۲۰۲۶، این ادغام در سطح سختافزار مدیریت میشود. این طراحی از یک خط لوله رمزگشایی (Decode Pipeline) مشترک استفاده میکند، اما برای معماری z (۱۶ تا ۴۸ بیت) و Arm (۳۲ بیت) از رمزگشایهای مجزا بهره میبرد.
یکی از بزرگترین چالشهای فنی، تضاد در «اندیننس» (Endianness) یا همان ترتیب ذخیرهسازی بایتها بود. معماری z از مدل Big-endian استفاده میکند، به این معنی که باارزشترین بایت در ابتدا قرار میگیرد. در مقابل، Arm دو-جهتی (Bi-endian) است اما معمولاً در حالت Little-endian عمل میکند.
IBM این مشکل را با افزودن منطق جابهجایی (Swapping) مستقیماً در واحد بارگذاری-ذخیره (Load-Store Unit) حل کرد. از آنجایی که حافظه کش دادهها پیش از این بهصورت کلمات (Words) سازماندهی شده بود و از دسترسیهای غیرتراز (Unaligned Accesses) در هر مرز بایتی پشتیبانی میکرد، IBM ساختاری را برای قالببندی این دسترسیهای کلمهای اضافه کرد. این امر تضمین میکند که سختافزار تبدیل دادهها را بهصورت خودکار و بدون نیاز به دخالت نرمافزاری انجام دهد.
ترتیب حافظه (Memory Ordering) نیز چالش دیگری بود؛ Arm از «ترتیب ضعیف» (Weak Ordering) استفاده میکند اما z/Architecture به «ترتیب قوی» (Strong Ordering) نیاز دارد. IBM تصمیم گرفت تمام دستورات بارگذاری و ذخیره را هنگام خروج از هسته بهصورت «ترتیب قوی» نگه دارد.
آنها از سختافزارهای موجود که برای گمانهزنی (Speculation) در مرزهای ترتیب طراحی شده بودند، استفاده کردند تا عملکرد سیستم افت نکند. این رویکرد در عمل باعث میشود ویژگی TSO (Total Store Ordering) در Arm زائد شود؛ در این سختافزار، بیت TSO اساساً هیچ کاری انجام نمیدهد زیرا ترتیب قوی حالت پیشفرض است.
توازنهای سختافزاری و افزودنیها
ادغام یک ISA دوم به ترانزیستورهای بیشتری نیاز داشت، اما زولین تأکید کرد که این افزایش فضای بسیار ناچیز است. او این تغییرات را در مقایسه با ساختارهای عظیم پیشبینی شاخه (BTB) یا حافظههای کش بزرگ دستورالعمل و داده، «لکههایی کوچک و ریز» توصیف کرد.
افزودگیهای کلیدی سختافزاری عبارتند از:
- رمزگشایهای مجزا: منطق اختصاصی برای مدیریت طول بیتهای خاص در فرمت دستورالعمل هر ISA.
- پشتیبانی از اعداد ممیز شناور: ایجاد جریانهای داده جدید برای پشتیبانی از فرمتهای BF16 و FP16 که در معماری اصلی z/Architecture وجود نداشتند.
- منابع مشترک: برای صرفهجویی در فضا و حفظ کارایی، تراشه از TLBها (Translation Lookaside Buffers)، حافظههای کش و فایلهای ثبات فیزیکی برای هر دو نوع ثباتهای هدف عمومی (GPRs) و ثباتهای برداری (Vector Registers) بهطور مشترک استفاده میکند.
توجیه تجاری پذیرش Arm
به گزارش کریستین جاکوبی، محرک اصلی این تغییر، نیاز به تجمیع بهتر بارهای کاری است. بسیاری از مشتریانی که از LinuxONE استفاده میکنند، پروژههای عظیمی را اجرا میکنند که گاهی شامل میزبانی هزاران پایگاهداده MongoDB روی یک فضای واحد مینفریم است.
اما این پروژهها فقط به پایگاهداده نیاز ندارند، بلکه به یک پشته کامل نرمافزاری (Solution Stack) شامل موارد زیر محتاجاند:
- نرمافزارهای امنیتی نقاط انتهایی (Endpoint Security)
- نرمافزارهای پشتیبانگیری (Backup)
- ابزارهای نظارت و مشاهدهپذیری (Monitoring and Observability)
در حالی که IBM تیمهای اکوسیستمی برای کمک به فروشندگان نرمافزاری مستقل (ISVs) جهت پورت کردن نرمافزارها به لینوکس روی z دارد، حجم عظیم اکوسیستم Arm باعث میشود پشتیبانی بومی (Native) گزینه عملیتری باشد. جاکوبی اعتراف کرد که IBM وقتی از ISVها میخواهد نرمافزارهایشان را برای پلتفرم آنها پورت کنند، «نمیتواند در همه موارد پیروز شود». با پشتیبانی از Arm، مشتریان میتوانند کل پشته نرمافزاری خود را بدون انتظار برای بازنویسی کد توسط هر فروشنده، به مینفریم منتقل کنند.
این قابلیت به مشتریان اجازه میدهد بارهای کاری را به دادههای حساس و تراکنشهای حیاتی نزدیکتر کنند تا تأخیر (Latency) کاهش یابد، در حالی که همچنان در همان محیط عملیاتی امن و در دسترس باقی میمانند.
واقعیتهای CISC در مقابل RISC
در طول بحث، زولین به برچسبهای رایج CISC (کامپیوتر با مجموعه دستورالعمل پیچیده) و RISC (کامپیوتر با مجموعه دستورالعمل کاهشیافته) اشاره کرد و آنها را تا حدی گمراهکننده دانست.
او به ماهیت افراطی دستورات CISC در معماری z اشاره کرد و خاطرنشان کرد که برخی از این دستورات از یک بلوک پارامتری در حافظه استفاده میکنند که حاوی ۱۵ پارامتر مختلف برای تولید یک نتیجه است. این مکانیسم برای رمزنگاری و فشردهسازی در مینفریم استفاده میشود. برخی دستورات حتی حاوی دستورات فرعی و کدهای تابعی هستند و مانند روتینهای کتابخانهای عمل میکنند.
در مقابل، RISC باید تمام عملیات را روی مجموعه ثباتها انجام دهد. این امر منجر به «تورم دستورالعملها» (Instruction Inflation) میشود؛ جایی که یک دستور CISC بزرگ با یک برنامه RISC که صدها دستورالعمل را برای دستیابی به همان نتیجه اجرا میکند، جایگزین میشود.
تکامل هوش مصنوعی و ادغام HBM
فراتر از تغییر ISA، شرکت IBM در حال تکامل خط تولید Spyre با افزودن حافظه پهنایباند بالا (HBM) است. این تغییر پاسخی به تحول بارهای کاری هوش مصنوعی سازمانی است که در سه مرحله پیش رفته است:
۱. تشخیص تقلب: در مدلهای Telum 1 و 2 از شتابدهندههای AI روی تراشه برای مدلهای کوچک استفاده شد تا اطمینان حاصل شود که تراکنشهای کارت اعتباری با تأخیر مواجه نمیشوند.
۲. مدلهای زبانی کوچک (SLM): معرفی Spyre اجازه داد مدلهای پیچیدهتر و SLMها روی گروههایی از کارتها برای هوش مصنوعی زاینده (Generative AI) اجرا شوند.
۳. گردشهای کاری عاملمحور (Agentic Workflows): تمرکز فعلی بر مدلهای زبانی بزرگ (LLM) برای پردازش اسناد (مانند بررسی ادعاهای بیمه) و «عملیات هوش مصنوعی» (AI ops) است؛ جایی که حلقههای عاملمحور اجازه میدهند سیستمها بهطور مستقل خود-نظارتی، خود-ترمیم و خود-بهینهساز شوند. این تمرکز بر مدلهای زبانی بزرگ، در راستای استراتژیهای گستردهتر شرکت است، مشابه قمار IBM برای ادغام GPT-5.6 در گردش کار مشاوران خود برای بهینهسازی بهرهوری سازمانی.
برای پشتیبانی از این بارهای کاری، IBM هدف خود را روی پهنایباند حافظه ۴ ترابایت بر ثانیه در هر تراشه متمرکز کرده است. از آنجایی که این سیستمها از چندین تراشه استفاده میکنند، پهنایباند کل سیستم بهطور قابلتوجهی بالاتر است و خروجی توکن در ثانیه مورد نیاز برای عاملهای پیچیده AI را فراهم میکند.
برای تضمین قابلیت اطمینان فوقالعادهای که مینفریمها به آن شناخته میشوند، IBM از لبههای بسیار جدید (Bleeding Edge) فناوری HBM دوری میکند و نسخههای بالغتر با نرخ خطای کمتر را انتخاب میکند. آنها همچنین از اجرای حافظه در بالاترین سرعتهای ممکن برای افزایش پایداری اجتناب میکنند.
پایداری سیستم همچنین از طریق فرآیندهای تولید تضمین میشود. IBM از تستهای عمیق و فرآیند «سوزاندن» (Burn-in) استفاده میکند؛ به این معنی که پردازندهها را در کورههایی با دمای بسیار بالا قرار میدهد تا خرابیهای احتمالی در کف کارخانه رخ دهد، نه در مرکز داده مشتری.
تحلیل: هویت جدید مینفریم
این حرکت نشان میدهد که IBM دیگر با مینفریم به عنوان یک «باغ محصور» (Walled Garden) برخورد نمیکند. با پذیرش Arm، IBM اعتراف میکند که اکوسیستم برنده این نبرد است. به جای مجبور کردن دنیا به سازگاری با z/Architecture، IBM در حال سازگار کردن z/Architecture با دنیا است.
برای سازمانها، این امر «مالیات مینفریم» (Mainframe Tax) — یعنی هزینه بالا و پیچیدگی نگهداری نرمافزارهای تخصصی برای سختافزارهای قدیمی — را کاهش میدهد. این تغییر، مینفریم را از یک سیلو تخصصی به یک هاب با قابلیت اطمینان بالا تبدیل میکند که میتواند هر برنامه مدرن Cloud-native را بدون نیاز به بازنویسی میزبانی کند.
وقتی درباره افزودن ISA سوم، مانند RISC-V یا معماری POWER خود IBM، سوال شد، جاکوبی تصریح کرد که هیچ توجیه تجاری برای POWER وجود ندارد. از آنجایی که سیستمهای Power و سیستمهای مینفریم IBM در «مسیرهای مجزا» برای بارهای کاری متفاوت عمل میکنند، ادغام POWER در مینفریم باعث میشود IBM با خودش رقابت کند.
گام بعدی شما
- اگر مدیر زیرساخت هستید، بررسی کنید که کدام بخش از پشته نرمافزاری شما بر پایه Arm است و پتانسیل انتقال به محیطهای امنتر مینفریم را دارد.
- تغییرات در پهنایباند حافظه Spyre را دنبال کنید تا متوجه شوید چه زمانی مدلهای زبانی بزرگتر را میتوانید بهصورت محلی روی سختافزار IBM اجرا کنید.
- معماریهای ترکیبی (Hybrid ISA) را به عنوان ترند آینده در پردازندههای سرور شناسایی کنید.
اما داستان سختافزاری این تحول حتی شگفتانگیزتر است — به تحلیل ما دربارهی تراشههای Blackwell مراجعه کنید.
گفتگو