اگر امروز یک مهندس سخت‌افزار باشید، احتمالاً می‌دانید که پیچیدگی تراشه‌های نسل جدید AI از توان مدیریت دستی انسان‌ها فراتر رفته است. در حالی که پیش از این مهندسان هر جزئیات چیدمان نیمه‌هادی‌ها را هدایت می‌کردند، اکنون حجم پیچیدگی‌ها از حد مدیریت دستی عبور کرده است. برای حل این بحران، شرکت‌های Synopsys و TSMC در ۲۳ سپتامبر ۲۰۲۶، هوش مصنوعی عامل‌محور (Agentic AI) — شبیه به دستیاری که نه‌تنها ابزارها را می‌شناسد، بلکه می‌تواند برای رسیدن به هدف، مسیرهای مختلف را امتحان و اصلاح کند — را مستقیماً در جریان‌های اتوماسیون طراحی الکترونیکی (EDA) ادغام کردند تا خسته‌کننده‌ترین بخش‌های فرآیند طراحی به‌صورت خودکار انجام شود.
زمینه و ضرورت طراحی مشترک (Co-Design)
سیستم‌های مدرن AI به مقیاس عظیم و بهره‌وری انرژی بالایی نیاز دارند که طراحان را به سمت معماری‌های «چند-دای» (Multi-die) سوق داده است؛ وضعیتی که در آن چندین تراشه کوچک‌تر در یک بسته قرار می‌گیرند. این تغییر شبیه به تبدیل یک انبار غول‌پیکر به پردیس‌های تخصصی است که با راهروهای پرسرعت به هم متصل شده‌اند. برای عملیاتی کردن این ساختار، طراحان به ابزارهایی نیاز دارند که بتوانند سیگنال‌های توان و نور را به‌طور هم‌زمان در متریال‌های مختلف شبیه‌سازی کنند. این رویکرد در راستای موج جدیدی از سخت‌افزارهای سفارشی است که سرمایه‌گذاری‌های کلان انویدیا در شرکت‌هایی نظیر مدیاتک برای توسعه XPUهای اختصاصی را به دنبال داشته است.
مایکل بیولر-گارسیا، نایب‌رئیس ارشد Synopsys، تأکید کرد که با رشد مقیاس سیستم‌های AI، مشتریان به IPهای اثبات‌شده و متدولوژی‌های بسته‌بندی پیشرفته‌ای نیاز دارند که به‌طور یکپارچه با هم کار کنند. همچنین آویک سارکار از TSMC اشاره کرد که این همکاری در قالب پلتفرم نوآوری باز (OIP)، نیازهای حیاتی برای عملکرد و بهره‌وری انرژی در رایانش با عملکرد بالا (HPC) را هدف قرار داده است.
بر اساس مستندات منتشر شده، این همکاری بر محورهای فنی زیر متمرکز است:
اتوماسیون مبتنی بر AI
- جریان‌های کاری عامل‌محور: Synopsys از تحلیل‌های مبتنی بر مدل زبانی بزرگ (LLM) — مثل کتابخانه‌داری که میلیاردها صفحه را خوانده و حالا با همان لحن جواب می‌دهد — در ابزارهای Fusion Compiler و Custom Compiler استفاده می‌کند تا مهاجرت طراحی‌های آنالوگ و دیجیتال را خودکار کند. این ابزارها استقلال و بهره‌وری را در جریان‌های کاری طراحی چند-دای افزایش می‌دهند. این تحول در اتوماسیون، مشابه رویکردی است که آرامکو دیجیتال و آواتون برای خودکارسازی عملیات صنعتی به کار گرفته‌اند تا خطاهای انسانی را به حداقل برسانند.
- چیدمان تراشه‌ها (Floorplanning): پلتفرم 3DIC Compiler اکنون جای‌گذاری قطعات در طراحی‌های چند-دای را خودکار کرده و از فناوری‌های 3DFabric شرکت TSMC برای تسریع همگرایی طراحی پشتیبانی می‌کند.
فرآیند و بسته‌بندی
- گواهینامه A14: جریان‌های دیجیتال و آنالوگ برای فرآیند A14 شرکت TSMC تأیید شده‌اند. این مورد شامل فعال‌سازی مسیریابی قطعات (Device Routing) در طراحی آنالوگ است که بهره‌وری چیدمان را افزایش داده و پذیرش این نود (Node) را سرعت می‌بخشد.
- اپتیک‌های بسته‌بندی‌شده (CPO): همکاری مشترک روی فناوری TSMC-COUPE امکان طراحی هم‌زمان قطعات فوتونیک و الکترونیک را فراهم می‌کند. این جریان یکپارچه، از پیاده‌سازی 3DIC تا تحلیل‌های چند-فیزیکی (Multiphysics) را در بر می‌گیرد تا گلوگاه‌های انتقال داده کاهش یابد.
- یکپارچگی توان: ابزار 3DIC Compiler اکنون اجازه می‌دهد رگولاتورهای ولتاژ یکپارچه (IVRs) روی فناوری CoWoS طراحی و شبیه‌سازی شوند تا با افزایش نیازهای توان در AI، بازدهی انرژی بهبود یابد.
دستاوردهای IP سیلیکونی
به نقل از گزارش Synopsys، این شرکت موفق به اجرای Tape-out روی فرآیندهای N2P و N3P شده است که بر پایه موفقیت‌های نود N5 بنا شده است. این دستاوردها شامل اتصالاتی با پهنای‌باند بالا مانند PCIe 7.0، HBM4، LPDDR6/5X/5 و 224G Ethernet PHY است. آن‌ها همچنین IPهای مربوط به UCIe و مانیتورینگ پیشرفته PVT (فرآیند، ولتاژ و دما) در سطح SLM را ارائه کرده‌اند.
برای یکپارچگی چند-دای، سیلیکون‌های UCIe-A 32G/40G روی یک تراشه آزمایشی N3P که با اینترپوزر CoWoS-S یکپارچه شده بود، اعتبارسنجی شدند. علاوه بر این، Synopsys عملیات Tape-out برای IPهای UCIe 64G را روی هر دو نود ۲ نانومتری و ۳ نانومتری به پایان رساند که دارای قابلیت‌های داخلی «طراحی برای تست» (DFT) هستند. این شرکت همچنین در حال توسعه IP روی فناوری‌های فرآیند فشرده «C» از ۶ نانومتر تا ۳ نانومتر است.
این چرخش به سمت طراحی «عامل‌محور» به این معناست که نرم‌افزار دیگر فقط یک ماشین‌حساب نیست، بلکه به همکاری تبدیل شده که می‌تواند به‌طور مستقل طرح‌ها را پیشنهاد و بهینه کند. برای صنعت، این یعنی کاهش ریسک خطاهای هزینه‌بر و کوتاه‌تر شدن فاصله بین نقشه اولیه تا تراشه فیزیکی.
برای کسب‌وکارها، چرخه تکرار سخت‌افزارهای AI شتاب می‌گیرد. ما به سمتی می‌رویم که سخت‌افزار با همان سرعتی بهینه شود که مدل‌های نرم‌افزاری روی آن اجرا می‌شوند.
گام بعدی شما
- دنبال کنید اولین شتاب‌دهنده‌های تجاری AI که از فرآیند A14 و CPO استفاده می‌کنند چه زمانی وارد بازار می‌شوند؛ زیرا این‌ها احتمالاً سقف بهره‌وری انرژی را برای نسل بعدی مراکز داده تعریف می‌کنند.
- بررسی کنید که چگونه اتوماسیون چیدمان (Floorplanning) می‌تواند زمان رسیدن محصول (Time-to-Market) را در پروژه‌های سخت‌افزاری کاهش دهد.
- تحلیل‌های مربوط به استانداردهای UCIe را دنبال کنید تا متوجه شوید تراشه‌های آینده چگونه به هم متصل می‌شوند.
اما داستان سخت‌افزاری این تحول حتی شگفت‌انگیزتر است — به تحلیل ما درباره‌ی تراشه‌های Blackwell مراجعه کنید.
گفتگو